Aplikacija za izdelavo zadrževalnega vezja MOSFET z majhnim tokom

Zadrževalno vezje MOSFET, ki vključuje upore R1-R6, elektrolitske kondenzatorje C1-C3, kondenzator C4, PNP triodo VD1, diode D1-D2, vmesni rele K1, primerjalnik napetosti, integrirani čip z dvojno časovno bazo NE556 in MOSFET Q1, z nožico št. 6 integriranega čipa NE556 z dvojno časovno bazo, ki služi kot a vhod signala in en konec upora R1, ki je hkrati povezan s pinom 6 integriranega čipa NE556 z dvojno časovno bazo, se uporablja kot vhod signala, en konec upora R1 je priključen na pin 14 baze z dvojnim časom integriran čip NE556, en konec upora R2, en konec upora R4, oddajnik PNP tranzistorja VD1, odvod MOSFET Q1 in napajanje z enosmernim tokom, drugi konec upora R1 pa je priključen na pin 1 integriranega čipa NE556 z dvojno časovno bazo, pin 2 integriranega čipa NE556 z dvojno časovno bazo, pozitivno elektrolitsko kapacitivnost kondenzatorja C1 , in vmesni rele. K1 normalno zaprt kontakt K1-1, drugi konec vmesnega releja K1 normalno zaprt kontakt K1-1, negativni pol elektrolitskega kondenzatorja C1 in en konec kondenzatorja C3 sta priključena na ozemljitev napajanja, drugi konec kondenzatorja C3 je priključen na pin 3 integriranega čipa z dvojno časovno bazo NE556, pin 4 integriranega čipa z dvojno časovno bazo NE556 je hkrati povezan s pozitivnim polom elektrolitskega kondenzatorja C2 in drugim koncem upora R2, negativni pol elektrolitskega kondenzatorja C2 pa je povezan z ozemljitvijo napajanja, negativni pol elektrolitskega kondenzatorja C2 pa je povezan z ozemljitev napajanja. Negativni pol C2 je priključen na ozemljitev napajalnika, pin 5 integriranega čipa NE556 z dvojno časovno bazo je povezan z enim koncem upora R3, drugi konec upora R3 je povezan s pozitivnim faznim vhodom komparatorja napetosti. negativni fazni vhod napetostnega primerjalnika je hkrati povezan s pozitivnim polom diode D1 in drugim koncem upora R4, negativni pol diode dioda D1 je povezana z napajalno maso, izhod komparatorja napetosti pa je povezan s koncem upora R5, drugi konec upora R5 pa je povezan s tripleksom PNP. Izhod komparatorja napetosti je priključen na en konec upora R5, drugi konec upora R5 je povezan z bazo PNP tranzistorja VD1, kolektor PNP tranzistorja VD1 je povezan s pozitivnim polom diode. D2, negativni pol diode D2 je povezan s koncem upora R6, koncem kondenzatorja C4 in vrati MOSFET hkrati, drugi konec upora R6, drugi konec kondenzatorja C4 in drugi konec vmesnega releja K1 so vsi povezani z napajalno zemljo, drugi konec vmesnega releja K1 pa je povezan do vira viraMOSFET.

Zadrževalno vezje MOSFET, ko A zagotavlja nizek sprožilni signal, je v tem času nastavljen integrirani čip NE556 z dvojno časovno bazo, integrirani čip z dvojno časovno bazo NE556 pina 5 visoko raven, visoko raven v pozitivni fazni vhod napetostnega primerjalnika, negativni fazni vhod komparatorja napetosti z uporom R4 in diodo D1 za zagotovitev referenčne napetosti, v tem času je izhod komparatorja napetosti visok, visok nivo za prevajanje triode VD1 tok, ki teče iz kolektorja triode VD1, polni kondenzator C4 skozi diodo D2, hkrati pa prevaja MOSFET Q1, v tem času se tuljava vmesnega releja K1 absorbira in vmesni rele K1 normalno zaprt kontakt K 1-1 je odklopljen, po vmesnem releju K1 pa normalno zaprt kontakt K 1-1 odklopljen, napajanje z enosmernim tokom do 1 in 2 stopal integriranega čipa NE556 z dvojno časovno bazo zagotavlja napajalno napetost, dokler se napetost na nožici 1 in nožici 2 integriranega čipa NE556 z dvojno časovno bazo ne napolni na 2/ 3 napajalne napetosti se dvojni časovni osnovni integrirani čip NE556 samodejno ponastavi in ​​pin 5 dvojnega časovnega integriranega čipa NE556 se samodejno povrne na nizko raven in naslednja vezja ne delujejo, medtem ko se v tem času kondenzator C4 izprazni, da ohrani prevodnost MOSFET Q1 do konca praznjenja kapacitivnosti C4 in sprostitve tuljave vmesnega releja K1, vmesnega rele K1 normalno zaprt kontakt K 11 zaprt, v tem času prek zaprtega vmesnega releja K1 normalno zaprt kontakt K 1-1 bo dvojni Integrirani čip s časovno bazo NE556 1 čevelj in 2 čevlja sproščanja napetosti izklopi, naslednjič do integriranega čipa NE556 z dvojno časovno bazo pin 6 za zagotavljanje nizkega sprožilnega signala za pripravo integriranega čipa NE556 z dvojno časovno bazo.

Struktura vezja te aplikacije je preprosta in nova, ko se integrirani čip z dvojno časovno bazo NE556 pin 1 in pin 2 polnita na 2/3 napajalne napetosti, integrirani čip z dvojno časovno bazo NE556 se lahko samodejno ponastavi, integrirani čip z dvojno časovno bazo Pin 5 NE556 se samodejno vrne na nizko raven, tako da naslednja vezja ne delujejo, tako da se samodejno ustavi polnjenje kondenzatorja C4 in po zaustavitev polnjenja kondenzatorja C4, ki ga vzdržuje prevodni MOSFET Q1, lahko ta aplikacija neprekinjeno ohranjaMOSFETQ1 prevoden 3 sekunde.

Vključuje upore R1-R6, elektrolitske kondenzatorje C1-C3, kondenzator C4, PNP tranzistor VD1, diode D1-D2, vmesni rele K1, primerjalnik napetosti, integrirani čip z dvojno časovno bazo NE556 in MOSFET Q1, pin 6 integrirane dvojne časovne baze čip NE556 se uporablja kot signalni vhod, en konec pa upor R1 je priključen na pin 14 integriranega čipa NE556 z dvojno časovno bazo, upor R2, pin 14 integriranega čipa NE556 z dvojno časovno bazo in pin 14 integriranega čipa NE556 z dvojno časovno bazo, upor R2 pa je priključen na pin 14 dvojnega integrirani čip časovne baze NE556. pin 14 integriranega čipa NE556 z dvojno časovno bazo, en konec upora R2, en konec upora R4, tranzistor PNP

Kakšen princip delovanja?

Ko A zagotavlja nizek sprožilni signal, potem dvojni časovni osnovni integrirani čip NE556 nastavljen, dvojni časovni osnovni integrirani čip NE556 pin 5 izhod visoko raven, visoko raven v pozitivni fazni vhod napetostnega primerjalnika, negativni fazni vhod primerjalnik napetosti z uporom R4 in diodo D1 za zagotavljanje referenčne napetosti, tokrat visoka raven izhoda primerjalnika napetosti, visoka raven tranzistorja VD1 prevodnost, tok teče iz kolektorja tranzistorja VD1 skozi diodo D2 do kondenzatorja C4, ki se polni, v tem času sesalna tuljava vmesnega releja K1, sesalna tuljava vmesnega releja K1. Tok, ki teče iz kolektorja tranzistorja VD1, se napolni na kondenzator C4 skozi diodo D2, hkrati pa seMOSFETQ1 vodi, v tem času je tuljava vmesnega releja K1 sesana in vmesni rele K1 normalno zaprt kontakt K 1-1 je odklopljen, in ko je vmesni rele K1 normalno zaprt kontakt K 1-1 odklopljen, moč napajalna napetost, ki jo zagotavlja vir enosmernega napajanja na 1 in 2 čevlja integriranega čipa NE556 z dvojno časovno bazo, je shranjena, dokler napetost na pin 1 in pin 2 integriranega čipa NE556 z dvojno časovno bazo je napolnjena na 2/3 napajalne napetosti, integrirani čip z dvojno časovno bazo NE556 se samodejno ponastavi in ​​pin 5 integriranega čipa z dvojno časovno bazo čip NE556 se samodejno povrne na nizko raven in naslednja vezja ne delujejo, v tem času pa se kondenzator C4 izprazni, da ohrani MOSFET Q1 prevodnost do konca praznjenja kondenzatorja C4 in tuljava vmesnega releja K1 se sprosti in vmesni rele K1 normalno zaprt kontakt K 1-1 je odklopljen. Rele K1 normalno zaprt kontakt K 1-1 zaprt, tokrat prek zaprtega vmesnega releja K1 normalno zaprt kontakt K 1-1 bo dvojni časovni osnovni integrirani čip NE556 1 čevljev in 2 čevljev na sprostitvi napetosti, za naslednjič do pin 6 integriranega čipa NE556 z dvojno časovno bazo za zagotavljanje sprožilnega signala za nizko nastavitev, tako da se pripravijo na integrirani čip NE556 z dvojno časovno bazo set.