Močne polprevodniške naprave se pogosto uporabljajo v industriji, potrošnji, vojski in na drugih področjih ter imajo visoko strateško pozicijo. Oglejmo si celotno sliko napajalnih naprav s slike:
Močne polprevodniške naprave lahko glede na stopnjo nadzora signalov vezja razdelimo na polni tip, delno nadzorovan tip in nekontroliran tip. Ali glede na lastnosti signala pogonskega vezja ga lahko razdelimo na tip, ki ga poganja napetost, tip, ki ga poganja tok itd.
| Razvrstitev | vrsta | Posebne močnostne polprevodniške naprave |
| Upravljivost električnih signalov | Polnadzorovani tip | SCR |
| Popoln nadzor | GTO、GTR，MOSFET、IGBT | |
| Neobvladljivo | močnostna dioda | |
| Lastnosti voznega signala | Napetostni tip | IGBT、MOSFET、SITH |
| Trenutno gnani tip | SCR、GTO、GTR | |
| Učinkovita valovna oblika signala | Vrsta impulznega sprožilca | SCR、GTO |
| Vrsta elektronskega krmiljenja | GTR、MOSFET、IGBT | |
| Situacije, v katerih sodelujejo elektroni s tokom | bipolarna naprava | Power Diode、SCR、GTO、GTR、BSIT、BJT |
| Unipolarna naprava | MOSFET、SIT | |
| Sestavljena naprava | MCT, IGBT, SITH in IGCT |
Različne močnostne polprevodniške naprave imajo različne značilnosti, kot so napetost, tokovna zmogljivost, zmogljivost impedance in velikost. Pri dejanski uporabi je treba izbrati ustrezne naprave glede na različna področja in potrebe.
Industrija polprevodnikov je od svojega rojstva šla skozi tri generacije materialnih sprememb. Do sedaj se prvi polprevodniški material, ki ga predstavlja Si, še vedno uporablja predvsem na področju močnostnih polprevodniških naprav.
| Polprevodniški material | Pasovna vrzel (eV) | Tališče (K) | glavna aplikacija | |
| Polprevodniški materiali 1. generacije | Ge | 1.1 | 1221 | Nizkonapetostni, nizkofrekvenčni, srednje močni tranzistorji, fotodetektorji |
| Polprevodniški materiali 2. generacije | Si | 0,7 | 1687 | |
| Polprevodniški materiali 3. generacije | GaAs | 1.4 | 1511 | Mikrovalovna pečica, naprave z milimetrskimi valovi, naprave za oddajanje svetlobe |
| SiC | 3.05 | 2826 | 1. Visokotemperaturne, visokofrekvenčne, na sevanje odporne naprave visoke moči 2. Modre, vijolične svetleče diode, polprevodniški laserji | |
| GaN | 3.4 | 1973 | ||
| AIN | 6.2 | 2470 | ||
| C | 5.5 | > 3800 | ||
| ZnO | 3.37 | 2248 | ||
Povzemite značilnosti delno nadzorovanih in popolnoma nadzorovanih močnostnih naprav:
| Vrsta naprave | SCR | GTR | MOSFET | IGBT |
| Vrsta nadzora | Impulzni sprožilec | Trenutni nadzor | nadzor napetosti | filmsko središče |
| samoizklopna linija | Izklop komutacije | naprava za samoizklop | naprava za samoizklop | naprava za samoizklop |
| delovna frekvenca | <1khz | <30khz | 20khz-Mhz | <40khz |
| Pogonska moč | majhna | velik | majhna | majhna |
| stikalne izgube | velik | velik | velik | velik |
| izguba prevodnosti | majhna | majhna | velik | majhna |
| Raven napetosti in toka | 最大 | velik | najmanj | več |
| Tipične aplikacije | Srednjefrekvenčno indukcijsko ogrevanje | UPS frekvenčni pretvornik | stikalno napajanje | UPS frekvenčni pretvornik |
| cena | najnižja | nižje | v sredini | Najdražja |
| učinek modulacije prevodnosti | imajo | imajo | nič | imajo |
Spoznajte MOSFET-je
MOSFET ima visoko vhodno impedanco, nizek hrup in dobro termično stabilnost; ima preprost postopek izdelave in močno sevanje, zato se običajno uporablja v ojačevalnih vezjih ali stikalnih vezjih;
(1) Glavni izbirni parametri: napetost odtok-izvor VDS (vzdržna napetost), ID trajnega toka uhajanja, RDS(on) upor pri vklopu, vhodna kapacitivnost Ciss (kapacitivnost spoja), faktor kakovosti FOM=Ron*Qg itd.
(2) Glede na različne procese je razdeljen na TrenchMOS: jarek MOSFET, predvsem v nizkonapetostnem polju znotraj 100 V; SGT (Split Gate) MOSFET: MOSFET z deljenimi vrati, predvsem v srednje in nizko napetostnem polju znotraj 200 V; SJ MOSFET: super junction MOSFET, predvsem v visokonapetostnem polju 600-800V;
V stikalnem napajalniku, kot je vezje z odprtim odvodom, je odtok priključen na nedotaknjeno breme, kar se imenuje odprt odtok. V tokokrogu z odprtim odtokom se lahko bremenski tok vklopi in izklopi, ne glede na to, kako visoka napetost je priključena. Je idealna analogna preklopna naprava. To je načelo MOSFET kot preklopne naprave.
Kar zadeva tržni delež, so MOSFET-ji skoraj vsi skoncentrirani v rokah večjih mednarodnih proizvajalcev. Med njimi je Infineon leta 2015 kupil IR (American International Rectifier Company) in postal vodilni v industriji. ON Semiconductor je septembra 2016 zaključil tudi nakup Fairchild Semiconductor. , tržni delež je poskočil na drugo mesto, nato pa so bile prodajne lestvice Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna itd.;
Glavne znamke MOSFET so razdeljene v več serij: ameriške, japonske in korejske.
Ameriške serije: Infineon, IR, Fairchild, ON Semiconductor, ST, TI, PI, AOS itd.;
Japonski: Toshiba, Renesas, ROHM itd.;
Korejske serije: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA
Kategorije paketov MOSFET
Glede na način namestitve na tiskano vezje obstajata dve glavni vrsti paketov MOSFET: vtični (skozi luknjo) in površinska montaža (površinska montaža).
Vtični tip pomeni, da gredo zatiči MOSFET-a skozi montažne luknje na plošči PCB in so privarjeni na ploščo PCB. Običajni paketi vtičnikov vključujejo: dvojni linijski paket (DIP), tranzistorski orisni paket (TO) in paket mrežne mreže (PGA).
Plug-in embalaža
Površinska montaža je tam, kjer so zatiči MOSFET in prirobnica za odvajanje toplote privarjeni na blazinice na površini tiskanega vezja. Tipični paketi za površinsko montažo vključujejo: obris tranzistorja (D-PAK), tranzistor z majhnim obrisom (SOT), ohišje z majhnim obrisom (SOP), štirikolesno ohišje (QFP), plastični nosilec čipov (PLCC) itd.
paket za površinsko montažo
Z razvojem tehnologije plošče tiskanih vezij, kot so matične plošče in grafične kartice, trenutno uporabljajo vse manj embalaže z neposrednimi vtičniki in vse več embalaže za površinsko montažo.
1. Dvovrstni paket (DIP)
Paket DIP ima dve vrsti zatičev in ga je treba vstaviti v vtičnico za čip s strukturo DIP. Njegova metoda izpeljave je SDIP (Shrink DIP), ki je skrčen paket dvojne vrstice. Gostota zatičev je 6-krat večja kot pri DIP.
Oblike strukture embalaže DIP vključujejo: večslojno keramično dual-in-line DIP, enoslojno keramično dual-in-line DIP, vodilni okvir DIP (vključno s steklokeramično tesnilno vrsto, plastično inkapsulirano strukturo, keramično inkapsulacijo stekla z nizkim tališčem tip) itd. Značilnost DIP embalaže je, da lahko enostavno izvede varjenje PCB plošč skozi luknje in ima dobro združljivost z matično ploščo.
Vendar pa je zanesljivost slaba, ker sta površina in debelina embalaže razmeroma velika in se zatiči zlahka poškodujejo med postopkom vtikanja in izklapljanja. Hkrati pa zaradi vpliva procesa število zatičev na splošno ne presega 100. Zato se je v procesu visoke integracije elektronske industrije DIP embalaža postopoma umaknila z odra zgodovine.
2. Okvirni paket tranzistorja (TO)
Zgodnje specifikacije embalaže, kot so TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251 itd., so vsi vtičniki.
TO-3P/247: To je pogosto uporabljena oblika pakiranja za srednje-visokonapetostne in visokotokovne MOSFET-je. Izdelek ima značilnosti visoke vzdržljive napetosti in močne odpornosti proti okvari.
TO-220/220F: TO-220F je popolnoma plastična embalaža in pri namestitvi na radiator ni treba dodati izolacijske podloge; TO-220 ima kovinsko pločevino, povezano s srednjim zatičem, pri namestitvi radiatorja pa je potrebna izolacijska podloga. MOSFET-ji teh dveh slogov ohišja imajo podoben videz in se lahko uporabljajo izmenično.
TO-251: Ta pakirani izdelek se uporablja predvsem za znižanje stroškov in zmanjšanje velikosti izdelka. Uporablja se predvsem v okoljih s srednjo napetostjo in visokim tokom pod 60A ter visoko napetostjo pod 7N.
TO-92: Ta paket se uporablja samo za nizkonapetostne MOSFET (tok pod 10 A, vzdržljiva napetost pod 60 V) in visokonapetostne 1N60/65, da se zmanjšajo stroški.
V zadnjih letih se je povpraševanje na trgu za površinsko montažo še naprej povečevalo zaradi visokih stroškov varjenja postopka vtične embalaže in slabše učinkovitosti odvajanja toplote v primerjavi z izdelki tipa zaplate, kar je privedlo tudi do razvoja embalaže TO. v embalažo za površinsko montažo.
TO-252 (imenovan tudi D-PAK) in TO-263 (D2PAK) sta paketa za površinsko montažo.。
DO pakiranja videz izdelka
TO252/D-PAK je plastični paket čipov, ki se običajno uporablja za pakiranje močnostnih tranzistorjev in čipov za stabilizacijo napetosti. Je eden od trenutnih mainstream paketov. MOSFET, ki uporablja to metodo pakiranja, ima tri elektrode, vrata (G), odtok (D) in vir (S). Odtočni zatič (D) je odrezan in ni uporabljen. Namesto tega se hladilno telo na hrbtni strani uporablja kot odtok (D), ki je neposredno privarjen na PCB. Po eni strani se uporablja za oddajanje velikih tokov, po drugi strani pa odvaja toploto skozi PCB. Zato so na tiskanem vezju tri D-PAK blazinice, odtočna (D) pa je večja. Specifikacije njegove embalaže so naslednje:
Specifikacije velikosti paketa TO-252/D-PAK
TO-263 je različica TO-220. Zasnovan je predvsem za izboljšanje učinkovitosti proizvodnje in odvajanja toplote. Podpira izjemno visok tok in napetost. Pogostejši je pri srednjenapetostnih visokotokovnih MOSFET-ih pod 150 A in nad 30 V. Poleg D2PAK (TO-263AB) vključuje tudi sloge TO263-2, TO263-3, TO263-5, TO263-7 in druge, ki so podrejeni TO-263, predvsem zaradi različnega števila in razdalje pinov. .
Specifikacija velikosti paketa TO-263/D2PAKs
3. Paket matričnih omrežij Pin (PGA)
Znotraj in zunaj čipa PGA (Pin Grid Array Package) je več kvadratnih zatičev. Vsak kvadratni zatič je razporejen na določeni razdalji okoli čipa. Odvisno od števila kegljev se lahko oblikuje v 2 do 5 krogov. Med namestitvijo samo vstavite čip v posebno vtičnico PGA. Prednosti so enostavna priključitev in izključitev ter visoka zanesljivost in se lahko prilagodi višjim frekvencam.
Slog paketa PGA
Večina njegovih substratov za čipe je izdelanih iz keramičnega materiala, nekateri pa kot substrat uporabljajo posebno plastično smolo. Tehnološko je sredinska razdalja zatičev običajno 2,54 mm, število zatičev pa se giblje od 64 do 447. Značilnost tovrstne embalaže je, da manjša kot je površina (volumen) embalaže, manjša je poraba energije (zmogljivost). ) zdrži in obratno. Ta slog pakiranja čipov je bil bolj pogost v zgodnjih dneh in se je večinoma uporabljal za pakiranje izdelkov z visoko porabo energije, kot so procesorji. Na primer, Intelova 80486 in Pentium uporabljata ta slog pakiranja; proizvajalci MOSFET-ov ga ne uporabljajo široko.
4. Paket tranzistorjev majhnega okvira (SOT)
SOT (Small Out-Line Transistor) je paket majhnih močnostnih tranzistorjev tipa popravka, ki vključuje predvsem SOT23, SOT89, SOT143, SOT25 (tj. SOT23-5) itd. SOT323, SOT363/SOT26 (tj. SOT23-6) in druge vrste so derived, ki so po velikosti manjši od paketov TO.
Vrsta paketa SOT
SOT23 je običajno uporabljeno ohišje tranzistorjev s tremi krilatimi zatiči, in sicer kolektorjem, oddajnikom in bazo, ki so navedeni na obeh straneh dolge stranice komponente. Med njimi sta oddajnik in baza na isti strani. Pogosti so v tranzistorjih majhne moči, tranzistorjih s poljskim učinkom in kompozitnih tranzistorjih z uporovnimi mrežami. Imajo dobro trdnost, vendar slabo spajkanje. Videz je prikazan na spodnji sliki (a).
SOT89 ima tri kratke zatiče, ki so razporejeni na eni strani tranzistorja. Druga stran je kovinsko hladilno telo, ki je povezano z osnovo za povečanje zmogljivosti odvajanja toplote. Pogost je v silicijevih tranzistorjih za površinsko montažo in je primeren za aplikacije z večjo močjo. Videz je prikazan na spodnji sliki (b).
SOT143 ima štiri kratke zatiče v obliki krila, ki so izpeljani z obeh strani. Širši konec zatiča je zbiralnik. Ta vrsta ohišja je pogosta pri visokofrekvenčnih tranzistorjih, njen videz pa je prikazan na spodnji sliki (c).
SOT252 je visoko zmogljiv tranzistor s tremi pini, ki vodijo z ene strani, srednji pin pa je krajši in je kolektor. Povežite se z večjim zatičem na drugem koncu, ki je bakrena plošča za odvajanje toplote, in njegov videz je, kot je prikazano na spodnji sliki (d).
Običajna primerjava videza paketa SOT
MOSFET s štirimi terminali SOT-89 se običajno uporablja na matičnih ploščah. Njegove specifikacije in dimenzije so naslednje:
Specifikacije velikosti MOSFET SOT-89 (enota: mm)
5. Majhen okvirni paket (SOP)
SOP (Small Out-Line Package) je eden izmed paketov za površinsko montažo, imenovan tudi SOL ali DFP. Zatiči so izvlečeni iz obeh strani embalaže v obliki galebovih kril (oblika L). Materiali so plastika in keramika. Standardi pakiranja SOP vključujejo SOP-8, SOP-16, SOP-20, SOP-28 itd. Številka za SOP označuje število zatičev. Večina paketov MOSFET SOP sprejme specifikacije SOP-8. Industrija pogosto izpusti "P" in ga skrajša kot SO (Small Out-Line).
Velikost paketa SOP-8
SO-8 je prvo razvilo podjetje PHILIP. Pakiran je v plastiko, nima spodnje plošče za odvajanje toplote in ima slabo odvajanje toplote. Običajno se uporablja za MOSFET-je majhne moči. Kasneje so postopoma izpeljane standardne specifikacije, kot so TSOP (Thin Small Outline Package), VSOP (Very Small Outline Package), SSOP (Shrink SOP), TSSOP (Thin Shrink SOP) itd.; med njimi se TSOP in TSSOP pogosto uporabljata v embalaži MOSFET.
Specifikacije, izpeljane iz SOP, ki se običajno uporabljajo za MOSFET-je
6. Quad Flat Package (QFP)
Razdalja med zatiči čipov v paketu QFP (Plastic Quad Flat Package) je zelo majhna in zatiči so zelo tanki. Običajno se uporablja v obsežnih ali ultra velikih integriranih vezjih, število pinov pa je na splošno več kot 100. Čipi, pakirani v tej obliki, morajo uporabljati tehnologijo površinske montaže SMT za spajkanje čipa na matično ploščo. Ta način pakiranja ima štiri glavne značilnosti: ① Primeren je za tehnologijo površinske montaže SMD za namestitev ožičenja na tiskana vezja; ② Primeren je za visokofrekvenčno uporabo; ③ Je enostaven za uporabo in ima visoko zanesljivost; ④ Razmerje med površino čipa in površino embalaže je majhno. Tako kot metoda pakiranja PGA tudi ta metoda pakiranja čip zavije v plastično embalažo in ne more odvajati toplote, ki nastane, ko čip deluje pravočasno. Omejuje izboljšanje zmogljivosti MOSFET; sama plastična embalaža pa povečuje velikost naprave, ki ne izpolnjuje zahtev za razvoj polprevodnikov v smeri lahkih, tankih, kratkih in majhnih. Poleg tega ta način pakiranja temelji na enem samem čipu, ki ima težave z nizko učinkovitostjo proizvodnje in visokimi stroški pakiranja. Zato je QFP bolj primeren za uporabo v digitalnih logičnih LSI vezjih, kot so mikroprocesorji/matrike vrat, in je primeren tudi za pakiranje izdelkov analognih LSI vezij, kot je obdelava signala VTR in obdelava zvočnega signala.
7、Quad flat paket brez vodnikov (QFN)
Paket QFN (Quad Flat Non-leaded package) je opremljen s kontakti elektrod na vseh štirih straneh. Ker ni vodnikov, je montažna površina manjša od QFP in višina nižja od QFP. Med njimi se keramični QFN imenuje tudi LCC (Leadless Chip Carriers), poceni plastični QFN, ki uporablja osnovni material substrata, natisnjenega na stekleni epoksidni smoli, pa se imenuje plastični LCC, PCLC, P-LCC itd. To je nastajajoča embalaža čipov za površinsko montažo. tehnologija z majhno velikostjo blazinice, majhno prostornino in plastiko kot tesnilnim materialom. QFN se uporablja predvsem za pakiranje integriranih vezij, MOSFET pa se ne bo uporabljal. Ker pa je Intel predlagal integriran gonilnik in rešitev MOSFET, je lansiral DrMOS v ohišju QFN-56 ("56" se nanaša na 56 priključnih zatičev na zadnji strani čipa).
Upoštevati je treba, da ima paket QFN enako konfiguracijo zunanjih vodnikov kot ultra tanek paket z majhnim orisom (TSSOP), vendar je njegova velikost 62 % manjša od TSSOP. Po podatkih modeliranja QFN je njegova toplotna zmogljivost za 55 % višja kot pri embalaži TSSOP, električna zmogljivost (induktivnost in kapacitivnost) pa za 60 % oziroma 30 % višja kot pri embalaži TSSOP. Največja slabost je, da ga je težko popraviti.
DrMOS v ohišju QFN-56
Tradicionalni diskretni DC/DC preklopni napajalniki ne morejo izpolniti zahtev za večjo gostoto moči, niti ne morejo rešiti problema parazitskih učinkov parametrov pri visokih preklopnih frekvencah. Z inovacijami in napredkom tehnologije je postala resničnost integracija gonilnikov in MOSFET-jev za izdelavo modulov z več čipi. Ta način integracije lahko znatno prihrani prostor in poveča gostoto porabe energije. Z optimizacijo gonilnikov in MOSFET-jev je to postalo resničnost. Energijska učinkovitost in visokokakovosten enosmerni tok, to je IC integriranega gonilnika DrMOS.
Renesas 2. generacije DrMOS
Ohišje brez kabla QFN-56 omogoča zelo nizko toplotno impedanco DrMOS; z notranjo žično vezavo in zasnovo bakrene sponke je mogoče minimizirati zunanje ožičenje tiskanega vezja, s čimer se zmanjša induktivnost in upor. Poleg tega lahko uporabljeni globokkanalni silicijev MOSFET postopek znatno zmanjša prevodnost, preklapljanje in izgube naboja na vratih; je združljiv z različnimi krmilniki, lahko doseže različne načine delovanja in podpira način aktivne fazne pretvorbe APS (Auto Phase Switching). Poleg embalaže QFN je tudi bilateralna ravna embalaža brez svinca (DFN) nov postopek elektronskega pakiranja, ki se pogosto uporablja v različnih komponentah ON Semiconductor. V primerjavi s QFN ima DFN manj odvodnih elektrod na obeh straneh.
8、Plastic Leaded Chip Carrier (PLCC)
PLCC (Plastic Quad Flat Package) ima kvadratno obliko in je precej manjši od paketa DIP. Ima 32 žebljičkov z žebljički naokrog. Zatiči so izpeljani iz štirih strani paketa v obliki črke T. Je plastični izdelek. Sredinska razdalja zatiča je 1,27 mm, število zatičev pa se giblje od 18 do 84. Zatiči v obliki črke J se ne deformirajo zlahka in jih je lažje upravljati kot QFP, vendar je pregled videza po varjenju težji. Embalaža PLCC je primerna za namestitev ožičenja na PCB s tehnologijo površinske montaže SMT. Ima prednosti majhne velikosti in visoke zanesljivosti. Pakiranje PLCC je razmeroma pogosto in se uporablja v logičnih LSI, DLD (ali programski logični napravi) in drugih vezjih. Ta oblika pakiranja se pogosto uporablja v BIOS-u matične plošče, vendar je trenutno manj pogosta v MOSFET-jih.
Enkapsulacija in izboljšava za običajna podjetja
Zaradi razvojnega trenda nizke napetosti in visokega toka v CPE-jih morajo imeti MOSFET-ji velik izhodni tok, nizek vklopni upor, nizko proizvodnjo toplote, hitro odvajanje toplote in majhnost. Poleg izboljševanja tehnologije in procesov proizvodnje čipov proizvajalci MOSFET še naprej izboljšujejo tudi tehnologijo pakiranja. Na podlagi združljivosti s standardnimi specifikacijami videza predlagajo nove oblike embalaže in registrirajo imena blagovnih znamk za nove embalaže, ki jih razvijajo.
1、paketi RENESAS WPAK, LFPAK in LFPAK-I
WPAK je paket za visoko toplotno sevanje, ki ga je razvil Renesas. S posnemanjem ohišja D-PAK je hladilno telo čipa privarjeno na matično ploščo, toplota pa se odvaja skozi matično ploščo, tako da lahko majhno ohišje WPAK doseže tudi izhodni tok D-PAK. WPAK-D2 vsebuje dva visoko/nizko MOSFET za zmanjšanje induktivnosti ožičenja.
Velikost paketa Renesas WPAK
LFPAK in LFPAK-I sta druga dva paketa majhnih oblik, ki jih je razvil Renesas in sta združljiva s SO-8. LFPAK je podoben D-PAK, vendar manjši od D-PAK. LFPAK-i postavi hladilno telo navzgor, da odvaja toploto skozi hladilno telo.
Paketi Renesas LFPAK in LFPAK-I
2. Embalaža Vishay Power-PAK in Polar-PAK
Power-PAK je ime paketa MOSFET, ki ga je registrirala družba Vishay Corporation. Power-PAK vključuje dve specifikaciji: Power-PAK1212-8 in Power-PAK SO-8.
Paket Vishay Power-PAK1212-8
Paket Vishay Power-PAK SO-8
Polar PAK je majhna embalaža z dvostranskim odvajanjem toplote in je ena izmed osrednjih tehnologij pakiranja Vishay. Polar PAK je enak navadnemu paketu so-8. Ima odvodne točke na zgornji in spodnji strani embalaže. Znotraj ohišja ni lahko akumulirati toplote in lahko poveča gostoto toka obratovalnega toka na dvakratno gostoto SO-8. Trenutno je Vishay licenciral tehnologijo Polar PAK podjetju STMicroelectronics.
Paket Vishay Polar PAK
3. Ploščati svinčeni paketi Onsemi SO-8 in WDFN8
ON Semiconductor je razvil dve vrsti ploščatih MOSFET-ov, med katerimi so SO-8 združljivi ploščati MOSFET-ji, ki jih uporabljajo številne plošče. Na novo predstavljeni NVMx in NVTx močnostni MOSFET-ji ON Semiconductor uporabljajo kompaktna ohišja DFN5 (SO-8FL) in WDFN8 za zmanjšanje izgub prevodnosti. Ima tudi nizko QG in kapacitivnost za zmanjšanje izgub gonilnika.
ON Semiconductor SO-8 Flat Lead Package
ON Semiconductor WDFN8 paket
4. Embalaža NXP LFPAK in QLPAK
NXP (prej Philps) je izboljšal tehnologijo pakiranja SO-8 v LFPAK in QLPAK. Med njimi LFPAK velja za najzanesljivejši energetski paket SO-8 na svetu; medtem ko ima QLPAK značilnosti majhne velikosti in večjo učinkovitost odvajanja toplote. V primerjavi z navadnim SO-8, QLPAK zavzema površino PCB plošče 6*5 mm in ima toplotno odpornost 1,5 k/W.
Paket NXP LFPAK
Embalaža NXP QLPAK
4. Paket ST Semiconductor PowerSO-8
Tehnologije za pakiranje močnih MOSFET čipov STMicroelectronics vključujejo SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK itd. Med njimi je Power SO-8 izboljšana različica SO-8. Poleg tega so tu še paketi PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 in drugi.
STMicroelectronics Power SO-8 paket
5. Paket Fairchild Semiconductor Power 56
Power 56 je Farichildovo ekskluzivno ime, njegovo uradno ime pa je DFN5×6. Njegova površina embalaže je primerljiva s površino običajno uporabljenega TSOP-8, tanek paket prihrani višino prostora za komponente, zasnova Thermal-Pad na dnu pa zmanjša toplotno odpornost. Zato so številni proizvajalci napajalnih naprav uporabili DFN5×6.
Paket Fairchild Power 56
6. Paket neposrednih FET mednarodnih usmernikov (IR).
Direct FET zagotavlja učinkovito zgornje hlajenje v SO-8 ali manjšem odtisu in je primeren za aplikacije za pretvorbo energije AC-DC in DC-DC v računalnikih, prenosnikih, telekomunikacijski in potrošniški elektronski opremi. Konstrukcija kovinske pločevinke DirectFET omogoča dvostransko odvajanje toplote, s čimer se učinkovito podvojijo trenutne zmogljivosti visokofrekvenčnih pretvornikov DC-DC v primerjavi s standardnimi plastičnimi ločenimi paketi. Paket Direct FET je obrnjeno nameščen tip, pri čemer je odvod (D) hladilnega telesa obrnjen navzgor in prekrit s kovinskim ohišjem, skozi katerega se odvaja toplota. Embalaža Direct FET močno izboljša odvajanje toplote in zavzame manj prostora z dobrim odvajanjem toplote.
Povzemite
V prihodnosti, ko se bo elektronska proizvodna industrija še naprej razvijala v smeri ultratankih, miniaturiziranih, nizkonapetostnih in visokih tokov, se bosta spremenila tudi videz in notranja embalažna struktura MOSFET-ov, da bi se bolje prilagodila razvojnim potrebam proizvodnje. industrija. Poleg tega bo za znižanje izbirnega praga za proizvajalce elektronike trend razvoja MOSFET v smeri modularizacije in pakiranja na sistemski ravni postajal vse bolj očiten, izdelki pa se bodo razvijali na usklajen način iz več dimenzij, kot sta zmogljivost in stroški. . Paket je eden od pomembnih referenčnih dejavnikov pri izbiri MOSFET. Različni elektronski izdelki imajo različne električne zahteve, različna okolja namestitve pa zahtevajo tudi ustrezne specifikacije velikosti. Pri dejanski izbiri je treba odločitev sprejeti glede na dejanske potrebe po splošnem načelu. Nekateri elektronski sistemi so omejeni z velikostjo tiskanega vezja in notranjo višino. Na primer, modularni napajalniki komunikacijskih sistemov običajno uporabljajo pakete DFN5*6 in DFN3*3 zaradi višinskih omejitev; v nekaterih napajalnikih ACDC so ultra tanke zasnove ali zaradi omejitev lupine primerne za sestavljanje napajalnih MOSFET-jev TO220. V tem času je mogoče zatiče neposredno vstaviti v koren, kar ni primerno za pakirane izdelke TO247; nekateri ultra-tanki dizajni zahtevajo, da so nožice naprave upognjene in položene ravno, kar bo povečalo kompleksnost izbire MOSFET.
Kako izbrati MOSFET
Inženir mi je nekoč rekel, da ni nikoli pogledal prve strani podatkovnega lista MOSFET, ker so se "praktične" informacije pojavile šele na drugi strani in naprej. Skoraj vsaka stran podatkovnega lista MOSFET vsebuje dragocene informacije za oblikovalce. Vendar ni vedno jasno, kako razlagati podatke, ki jih posredujejo proizvajalci.
Ta članek opisuje nekatere ključne specifikacije MOSFET-jev, kako so navedene na podatkovnem listu in jasno sliko, ki jo potrebujete za njihovo razumevanje. Tako kot na večino elektronskih naprav tudi na MOSFET-je vpliva delovna temperatura. Zato je pomembno razumeti preskusne pogoje, pod katerimi se uporabljajo omenjeni indikatorji. Prav tako je ključnega pomena razumeti, ali so kazalniki, ki jih vidite v "Predstavitvi izdelka", "največje" ali "tipične" vrednosti, ker nekateri podatkovni listi tega ne pojasnjujejo.
Napetostni razred
Primarna značilnost, ki določa MOSFET, je njegova napetost odtok-izvor VDS ali "prebojna napetost odtok-izvor", ki je najvišja napetost, ki jo MOSFET lahko prenese brez poškodb, ko so vrata v kratkem stiku z izvorom in odvodni tok je 250μA. . VDS se imenuje tudi "absolutna največja napetost pri 25 °C", vendar je pomembno vedeti, da je ta absolutna napetost odvisna od temperature in da je v podatkovnem listu običajno "temperaturni koeficient VDS". Prav tako morate razumeti, da je največja VDS napetost enosmernega toka plus morebitni napetostni skoki in valovi, ki so lahko prisotni v vezju. Na primer, če uporabljate 30 V napravo na 30 V napajalniku s 100 mV, 5 ns konico, bo napetost presegla absolutno največjo mejo naprave in naprava lahko preide v lavinski način. V tem primeru ni mogoče zagotoviti zanesljivosti MOSFET-a. Pri visokih temperaturah lahko temperaturni koeficient bistveno spremeni prebojno napetost. Na primer, nekateri N-kanalni MOSFET-ji z nazivno napetostjo 600 V imajo pozitiven temperaturni koeficient. Ko se približujejo svoji najvišji temperaturi spoja, temperaturni koeficient povzroči, da se ti MOSFET-ji obnašajo kot 650 V MOSFET-ji. Številna pravila za načrtovanje uporabnikov MOSFET zahtevajo faktor zmanjšanja od 10 % do 20 %. Pri nekaterih izvedbah, ob upoštevanju, da je dejanska prebojna napetost 5 % do 10 % višja od nazivne vrednosti pri 25 °C, bo dejanski zasnovi dodana ustrezna uporabna konstrukcijska rezerva, kar je zelo koristno za zasnovo. Enako pomembno za pravilno izbiro MOSFET-jev je razumevanje vloge napetosti vrat-izvor VGS med procesom prevodnosti. Ta napetost je napetost, ki zagotavlja popolno prevodnost MOSFET-a pri danem najvišjem stanju RDS(on). Zato je vklopni upor vedno povezan z nivojem VGS in le pri tej napetosti je mogoče napravo vklopiti. Pomembna konstrukcijska posledica je, da MOSFET-a ne morete popolnoma vklopiti z napetostjo, ki je nižja od minimalne VGS, ki se uporablja za doseganje ocene RDS(on). Na primer, če želite MOSFET popolnoma vklopiti s 3,3 V mikrokrmilnikom, morate biti sposobni vklopiti MOSFET pri VGS=2,5 V ali manj.
Upor pri vklopu, naboj vrat in "številka zaslug"
Vklopni upor MOSFET-a je vedno določen pri eni ali več napetostih od vrat do izvora. Najvišja omejitev RDS(on) je lahko od 20 % do 50 % višja od tipične vrednosti. Najvišja meja RDS(on) se običajno nanaša na vrednost pri temperaturi spoja 25 °C. Pri višjih temperaturah se lahko RDS(on) poveča za 30% do 150%, kot je prikazano na sliki 1. Ker se RDS(on) spreminja s temperaturo in minimalne vrednosti upora ni mogoče zagotoviti, zaznavanje toka na podlagi RDS(on) ni zelo natančna metoda.
Slika 1 RDS (on) narašča s temperaturo v območju od 30 % do 150 % najvišje delovne temperature
Upornost pri vklopu je zelo pomembna za N-kanalne in P-kanalne MOSFET-je. Pri stikalnih napajalnikih je Qg ključno izbirno merilo za N-kanalne MOSFET-je, ki se uporabljajo v stikalnih napajalnikih, ker Qg vpliva na stikalne izgube. Te izgube imajo dva učinka: prvi je preklopni čas, ki vpliva na vklop in izklop MOSFET-a; druga je energija, potrebna za polnjenje kapacitivnosti vrat med vsakim preklopnim procesom. Ena stvar, ki jo morate imeti v mislih, je, da je Qg odvisen od napetosti na vratih, tudi če uporaba nižjega Vgs zmanjša izgube preklapljanja. Kot hiter način za primerjavo MOSFET-jev, namenjenih uporabi v preklopnih aplikacijah, načrtovalci pogosto uporabljajo eno samo formulo, sestavljeno iz RDS(on) za prevodne izgube in Qg za preklopne izgube: RDS(on)xQg. Ta "številka zaslug" (FOM) povzema zmogljivost naprave in omogoča primerjavo MOSFET-jev glede na tipične ali največje vrednosti. Če želite zagotoviti natančno primerjavo med napravami, se morate prepričati, da se za RDS(on) in Qg uporablja isti VGS ter da se tipične in najvišje vrednosti v publikaciji ne pomešajo. Nižji FOM vam bo zagotovil boljšo zmogljivost pri preklapljanju aplikacij, vendar to ni zagotovljeno. Najboljše primerjalne rezultate je mogoče doseči samo v dejanskem vezju in v nekaterih primerih bo morda treba vezje natančno nastaviti za vsak MOSFET. Nazivni tok in disipacija moči, ki temelji na različnih preskusnih pogojih, ima večina MOSFET-jev enega ali več neprekinjenih odvodnih tokov na podatkovnem listu. Pazljivo si oglejte podatkovni list, da ugotovite, ali je ocena pri navedeni temperaturi ohišja (npr. TC=25 °C) ali temperaturi okolja (npr. TA=25 °C). Katera od teh vrednosti je najpomembnejša, bo odvisno od značilnosti naprave in uporabe (glejte sliko 2).
Slika 2 Vse vrednosti absolutnega največjega toka in moči so realni podatki
Za majhne naprave za površinsko montažo, ki se uporabljajo v ročnih napravah, je lahko najbolj relevantna raven toka tista pri temperaturi okolja 70 °C. Za veliko opremo s toplotnimi odvodi in prisilnim zračnim hlajenjem je lahko trenutna raven pri TA=25 ℃ bližja dejanskemu stanju. Pri nekaterih napravah lahko matrica prenese več toka pri najvišji temperaturi spoja, kot je omejitev paketa. V nekaterih podatkovnih listih je ta raven toka "omejena na matrice" dodatna informacija k ravni toka "omejena na pakete", ki vam lahko da idejo o robustnosti matrice. Podobni premisleki veljajo za neprekinjeno disipacijo moči, ki ni odvisna le od temperature, temveč tudi od časa. Predstavljajte si napravo, ki neprekinjeno deluje pri PD=4W 10 sekund pri TA=70 ℃. Kaj predstavlja "neprekinjeno" časovno obdobje, se razlikuje glede na paket MOSFET, zato boste želeli uporabiti normalizirani graf toplotne prehodne impedance iz podatkovnega lista, da vidite, kako izgleda disipacija moči po 10 sekundah, 100 sekundah ali 10 minutah . Kot je prikazano na sliki 3, je koeficient toplotnega upora te specializirane naprave po 10-sekundnem impulzu približno 0,33, kar pomeni, da ko paket doseže toplotno nasičenost po približno 10 minutah, je zmogljivost odvajanja toplote naprave samo 1,33 W namesto 4 W . Čeprav lahko zmogljivost odvajanja toplote naprave doseže približno 2 W pri dobrem hlajenju.
Slika 3 Toplotna upornost MOSFET-a ob uporabi impulza moči
Pravzaprav lahko izbiro MOSFET-a razdelimo na štiri korake.
Prvi korak: izberite N kanal ali P kanal
Prvi korak pri izbiri prave naprave za vaš dizajn je odločitev, ali boste uporabili N-kanalni ali P-kanalni MOSFET. V tipični električni aplikaciji, ko je MOSFET povezan z ozemljitvijo in je obremenitev priključena na omrežno napetost, MOSFET tvori nizkostransko stikalo. V stikalu na nizki strani je treba uporabiti N-kanalne MOSFET-je zaradi upoštevanja napetosti, ki je potrebna za izklop ali vklop naprave. Ko je MOSFET priključen na vodilo in obremenitev na maso, se uporabi stikalo na visoki strani. P-kanalni MOSFET se običajno uporabljajo v tej topologiji, kar je tudi posledica premislekov o napetostnem pogonu. Če želite izbrati pravo napravo za vašo aplikacijo, morate določiti napetost, potrebno za pogon naprave, in najlažji način, da to storite v svoji zasnovi. Naslednji korak je določitev zahtevane nazivne napetosti ali največje napetosti, ki jo naprava lahko prenese. Višja kot je nazivna napetost, višji so stroški naprave. Po praktičnih izkušnjah mora biti nazivna napetost večja od omrežne napetosti ali napetosti vodila. To bo zagotovilo zadostno zaščito, da MOSFET ne bo odpovedal. Pri izbiri MOSFET-a je treba določiti največjo napetost, ki jo lahko prenesemo od odtoka do izvora, to je največjo VDS. Pomembno je vedeti, da lahko MOSFET prenese največjo napetost, ki se spreminja s temperaturo. Načrtovalci morajo preizkusiti spremembe napetosti v celotnem območju delovne temperature. Nazivna napetost mora imeti dovolj rezerve, da pokrije to območje variacije, da se zagotovi, da vezje ne bo odpovedalo. Drugi varnostni dejavniki, ki jih morajo načrtovalci upoštevati, vključujejo prehodne napetosti, ki jih povzroča preklopna elektronika, kot so motorji ali transformatorji. Nazivne napetosti se razlikujejo za različne aplikacije; običajno 20 V za prenosne naprave, 20-30 V za napajalnike FPGA in 450-600 V za aplikacije 85-220 VAC.
2. korak: Določite nazivni tok
Drugi korak je izbira trenutne vrednosti MOSFET-a. Odvisno od konfiguracije vezja mora biti ta nazivni tok največji tok, ki ga obremenitev lahko prenese v vseh okoliščinah. Podobno kot pri napetosti mora načrtovalec zagotoviti, da lahko izbrani MOSFET prenese to nazivno vrednost toka, tudi če sistem ustvarja tokovne konice. Dva upoštevana trenutna stanja sta neprekinjen način in impulzni skok. V načinu neprekinjenega prevoda je MOSFET v stabilnem stanju, kjer tok neprekinjeno teče skozi napravo. Impulzni skok se nanaša na velik val (ali skokovni tok), ki teče skozi napravo. Ko je največji tok pod temi pogoji določen, je preprosto treba izbrati napravo, ki lahko prenese ta največji tok. Po izbiri nazivnega toka je treba izračunati tudi izgubo prevodnosti. V dejanskih situacijah MOSFET ni idealna naprava, ker med procesom prevodnosti prihaja do izgube električne energije, ki se imenuje prevodna izguba. MOSFET se obnaša kot spremenljivi upor, ko je "vklopljen", kar je določeno z RDS(ON) naprave in se znatno spreminja s temperaturo. Izgubo moči naprave je mogoče izračunati z Iload2×RDS(ON). Ker se upor pri vklopu spreminja s temperaturo, se bo sorazmerno spremenila tudi izguba moči. Višja kot je napetost VGS na MOSFET, manjši bo RDS(ON); obratno, višji bo RDS(ON). Za načrtovalca sistema so tukaj kompromisi glede na sistemsko napetost. Za prenosne modele je lažje (in pogosteje) uporabiti nižje napetosti, medtem ko je za industrijske modele mogoče uporabiti višje napetosti. Upoštevajte, da bo upor RDS(ON) rahlo narasel s tokom. Različice različnih električnih parametrov upora RDS(ON) lahko najdete v tehničnem listu, ki ga zagotovi proizvajalec. Tehnologija pomembno vpliva na značilnosti naprave, ker nekatere tehnologije ponavadi povečajo RDS(ON), ko povečajo najvišji VDS. Za takšno tehnologijo, če nameravate zmanjšati VDS in RDS(ON), morate povečati velikost čipa, s čimer povečate ustrezno velikost paketa in s tem povezane stroške razvoja. V industriji obstaja več tehnologij, ki poskušajo nadzorovati povečanje velikosti čipov, najpomembnejše med njimi pa so tehnologije za uravnoteženje kanalov in napolnjenosti. Pri tehnologiji jarek je globoka jarka vdelana v rezino, običajno rezervirana za nizke napetosti, da se zmanjša upornost RDS(ON). Da bi zmanjšali vpliv največjega VDS na RDS(ON), je bil med razvojnim procesom uporabljen postopek epitaksialne rastne kolone/jedkalne kolone. Fairchild Semiconductor je na primer razvil tehnologijo, imenovano SuperFET, ki dodaja dodatne proizvodne korake za zmanjšanje RDS(ON). Ta osredotočenost na RDS(ON) je pomembna, ker ko se prelomna napetost standardnega MOSFET-a poveča, se RDS(ON) eksponentno poveča in povzroči povečanje velikosti matrice. Postopek SuperFET spremeni eksponentno razmerje med RDS(ON) in velikostjo rezin v linearno razmerje. Na ta način lahko naprave SuperFET dosežejo idealen nizek RDS(ON) v majhnih velikostih matric, tudi pri prebojnih napetostih do 600 V. Rezultat tega je, da se lahko velikost rezin zmanjša do 35 %. Za končne uporabnike to pomeni znatno zmanjšanje velikosti paketa.
Tretji korak: Določite toplotne zahteve
Naslednji korak pri izbiri MOSFET-a je izračun toplotnih zahtev sistema. Oblikovalci morajo upoštevati dva različna scenarija, najslabši možni scenarij in scenarij resničnega sveta. Priporočljivo je uporabiti najslabši možni rezultat izračuna, ker ta rezultat zagotavlja večjo varnostno rezervo in zagotavlja, da sistem ne bo odpovedal. Na podatkovnem listu MOSFET je tudi nekaj merilnih podatkov, ki jim je treba posvetiti pozornost; kot je toplotni upor med polprevodniškim spojem embalirane naprave in okoljem ter najvišja temperatura spoja. Temperatura stika naprave je enaka najvišji temperaturi okolja plus zmnožek toplotnega upora in odvajanja moči (temperatura stika = najvišja temperatura okolja + [toplotni upor × odvajanje moči]). V skladu s to enačbo je mogoče rešiti največjo disipacijo moči sistema, ki je po definiciji enaka I2×RDS(ON). Ker je načrtovalec določil največji tok, ki bo šel skozi napravo, je RDS(ON) mogoče izračunati pri različnih temperaturah. Treba je omeniti, da morajo načrtovalci pri obravnavi preprostih toplotnih modelov upoštevati tudi toplotno zmogljivost polprevodniškega spoja/ohišja naprave in ohišja/okolja; to zahteva, da se tiskano vezje in paket ne segrejeta takoj. Lavinska razgradnja pomeni, da obratna napetost na polprevodniški napravi preseže največjo vrednost in tvori močno električno polje za povečanje toka v napravi. Ta tok bo razpršil moč, povečal temperaturo naprave in morda poškodoval napravo. Polprevodniška podjetja bodo izvajala lavinska testiranja naprav, izračunala njihovo lavinsko napetost ali preizkusila robustnost naprave. Obstajata dva načina za izračun nazivne lavinske napetosti; ena je statistična metoda, druga pa toplotni izračun. Toplotni izračun se pogosto uporablja, ker je bolj praktičen. Mnoga podjetja so zagotovila podrobnosti o testiranju svojih naprav. Na primer, Fairchild Semiconductor ponuja "Power MOSFET Avalanche Guidelines" (Power MOSFET Avalanche Guidelines - lahko prenesete s spletnega mesta Fairchild). Poleg računalništva ima na učinek plazov velik vpliv tudi tehnologija. Na primer, povečanje velikosti matrice poveča odpornost proti plazovom in na koncu poveča robustnost naprave. Za končne uporabnike to pomeni uporabo večjih paketov v sistemu.
4. korak: Določite zmogljivost stikala
Zadnji korak pri izbiri MOSFET-a je določitev preklopne zmogljivosti MOSFET-a. Obstaja veliko parametrov, ki vplivajo na zmogljivost preklapljanja, najpomembnejši pa so kapacitivnost vrata/odvod, vrata/izvor in odtok/izvor. Ti kondenzatorji povzročajo preklopne izgube v napravi, ker se napolnijo ob vsakem preklopu. Preklopna hitrost MOSFET-a se zato zmanjša, zmanjša pa se tudi učinkovitost naprave. Za izračun skupnih izgub v napravi med preklopom mora projektant izračunati izgube med vklopom (Eon) in izgube med izklopom (Eoff). Skupna moč stikala MOSFET se lahko izrazi z naslednjo enačbo: Psw=(Eon+Eoff)×preklopna frekvenca. Naboj vrat (Qgd) ima največji vpliv na preklopno zmogljivost. Na podlagi pomembnosti preklopne zmogljivosti se nenehno razvijajo nove tehnologije za reševanje tega preklopnega problema. Povečanje velikosti čipa poveča naboj vrat; to poveča velikost naprave. Da bi zmanjšali izgube preklapljanja, so se pojavile nove tehnologije, kot je oksidacija z debelim dnom kanala, katerih cilj je zmanjšati naboj vrat. Na primer, nova tehnologija SuperFET lahko zmanjša izgube prevodnosti in izboljša preklopno zmogljivost z zmanjšanjem RDS(ON) in naboja vrat (Qg). Na ta način se MOSFET-ji lahko spoprimejo s hitrimi napetostnimi prehodi (dv/dt) in tokovnimi prehodi (di/dt) med preklopom in lahko celo zanesljivo delujejo pri višjih preklopnih frekvencah.
Čas objave: 23. oktober 2023
